Tanto los flip flops como los latches pueden llevar asociadas otras entradas cuyo efecto sobre el estado del biestable es inmediato e independiente de la señal de reloj. Dichas entradas reciben el nombre de entradas asíncronas. Existen dos tipos de entradas asíncronas la señal de reset o la entrada de reset y la entrada de set. La entrada de reset en el momento que se fuerza un uno por dicha entrada, el biestable se pone en el estado cero independientemente del valor de la señal de sincronización en este caso de la señal ck. Por el contrario, si ponemos un uno por la entrada de set, el flip flop, el biestable perdón, se pone en el estado uno independientemente del valor de la señal de sincronización. Evidentemente, la señal de set y la señal de reset nunca pueden estar a uno simultáneamente. Vamos a ver en un ejemplo, cómo funcionarían estas señales. Supongamos un flip flop, fijaros que esto es un flip flop precisamente por este pequeño triángulito que tiene en la señal de sincronización un flip flop dónde la señal ck es esta y la señal de entra es esta, puesto que es un flip flop el estado sólo cambia en principio en los flancos de reloj. Y vamos a ver qué pasa cuando introducimos esta señal de reset y de set. Supongamos que inicialmente el flip flop está en el estado cero, en el momento que llega este flanco ve por su entrada un uno y por lo tanto, responde con un uno y se mantiene en principio en el estado uno hasta el siguiente flanco de reloj. Lo que ocurre es que en un instante de tiempo antes aquí y ha llegado una señal de reset igual a uno. Y esta señal de reset igual a uno pone el estado a cero independientemente de la señal de sincronización. A partir de este momento en que reset vuelve a cero, todo funciona igual en principio, se debería mantener a cero hasta el siguiente flanco de reloj puesto que no hay ninguna señal asíncronas ni de reset ni de set es lo que hace. Aquí en el siguiente flanco de reloj ve un cero por lo tanto también en principio se debería mantener a cero hasta el siguiente flanco pero, entre medio le llega una señal de set. Y esta señal de set pone el flip flop al estado uno independientemente de la señal de reloj. Y una vez la señal de set ha vuelto a su valor original, pues se mantendría el mismo valor, el mismo estado hasta que encontrase, se encontrase el siguiente flanco de reloj. Este es el funcionamiento del flip flop con estas entradas asíncronas. Todos estos dibujos que hemos estado haciendo hasta ahora y que reflejan el comportamiento del circuito a lo largo del tiempo reciben el nombre de cronograma o diagramas de tiempo. Los cronogramas se utilizan para analizar tanto circuitos combinacionales como circuitos secuenciales. Lo que ocurre es que en el primer caso de los circuitos combinacionales, los cronogramas suelen ser bastante triviales y es en el mundo de los circuitos secuenciales donde alcanzan su verdadera importancia. De hecho, los simuladores son herramientas que construyen de diagramas de tiempo de los circuitos que se le suministran y con las señales de entrada que se les especifica. Para ver si habéis asimilado todos estos conceptos que hemos ido viendo en esta lección os propongo como ejercicio que tratéis de completar este cronograma. Se trata de que completéis este diagrama de tiempo correspondiente a este circuito que tiene dos flip flops, aunque se vea poco este es el símbolo del flip flop. Este es el primer flip flop que vamos a llamar el flip flop cero es decir, que el estado es Q sub cero y la entrada es D sub cero. Y éste es el segundo flip flop que vamos a llamar el flip flop uno con la salida Q sub uno y la entrada D sub uno correspondiente. Esta es la señal de sincronización y este es el valor de la entrada en cada instante de tiempo. Completado el cronograma con cuidado porque aquí tenemos una señal asíncrona. Hemos dicho, que este es el flip flop cero, que este es el flip flop uno ¿de acuerdo? Como son flip flops en principio las cosas ocurren en los flancos de reloj, salvo cuando hay una entrada asíncrona. Vamos a suponer que inicialmente los dos flip flops están a cero. Y el flip flop sub cero digamos, el flip flop uno fijaros que su entrada es el producto de X por, aquí tenemos la entrada Q sub cero negado. D sub uno es la suma de Q sub cero con Q sub uno negado. Y la salida Y es el producto de Q sub cero por Q sub uno. Estábamos en este punto, nos llega al primer flanco de reloj el flip flop cero ve el producto de la X que vale uno por Q sub cero que vale cero, el producto es cero negado uno. Y se pone a uno, fijaros que lo pongo en la siguiente columna indicando que hay un pequeño retardo y en principio, se debería mantener a este valor hasta el siguiente flanco de reloj. No sucederá así precisamente por esta señal de reset. El flip flop Q sub uno, en este flanco de reloj pues su entrada recibe la suma de cero más un uno, es decir, recibe un uno y por lo tanto se pone a uno y se mantiene en principio en ese valor hasta el siguiente flanco. Ocurre que en este momento llega la señal de reset y pone los dos flip flops a cero. ¿De acuerdo? Ese valor cero se mantiene hasta el siguiente flanco de la señal de reloj. En este flanco el flip flop cero de nuevo está viendo X igual a uno, Q sub cero igual a cero. uno por cero, cero negado uno. Y por lo tanto, con un cierto retardo se pone a uno. Y se mantiene así hasta el siguiente flanco, seguro porque you no hay ninguna otra señal asíncrona. El segundo flip flop, el flip flop uno está viendo la suma de Q cero que es cero por Q uno barra que es cero negado, es decir, uno y por lo tanto también se pone a uno. Y se mantiene así hasta el siguiente flanco. En este flanco el primer flip flop está viendo el producto de uno por uno negado, por lo tanto baja a cero. Y el segundo flip flop está viendo la suma de Q cero que es uno, más Q uno barra que es cero. Uno más cero es uno y por lo tanto se mantiene en su valor uno. Y finalmente en este flanco de reloj, el primer flip flop ve la suma eh perdón, ve el producto de X igual a cero por Q cero que es cero, cero por cero cero negado uno, se pone a uno. Y el segundo flip flop ve la suma de Q sub cero que es cero más Q sub uno negado, Q sub uno es uno por lo tanto, Q sub uno negado es cero y por lo tanto se pone a cero. Y para completar el diagrama sólo nos faltaría ver qué ocurre con la salida Y. La salida Y fijaros que, sólo se hace uno cuando tanto Q cero como Q uno toman el valor uno. Cosa que ocurre aquí, aquí y en ningún momento más, es decir, esto sería el valor de Q sub uno. ¿Entendido? Bueno pues, como resumen de la lección hemos definido lo que son los biestables. Las componentes básicas del catálogo en el caso de los circuitos secuenciales. Hemos dicho que a lo largo del curso sólo trabajaremos con biestables tipo D. Y hemos visto la diferencia entre los latches y los flip flops, como distintos comportamientos dependiendo de en qué momento preciso pueden cambiar los estados de cada uno de los dos dispositivos. Finalmente, hemos visto el concepto de cronograma de tiempos y hemos hecho algún ejemplo de cronogramas.
