Logic-Level Timing: STA Delay Graph, ATs, RATs, and Slacks

Loading...
Del curso dictado por University of Illinois at Urbana-Champaign
VLSI CAD Part II: Layout
25 calificaciones
University of Illinois at Urbana-Champaign
25 calificaciones
De la lección
Timing Analysis

Conoce a los instructores

  • Rob A. Rutenbar
    Rob A. Rutenbar
    Adjunct Professor
    Department of Computer Science

Explora nuestro catálogo

Inscríbete de manera gratuita y obtén recomendaciones personalizadas, actualizaciones y ofertas.